9日本国特許庁(JP)

Ref- 6

①実用新案出願公開

^図 公開実用新案公報(U)

昭61-160556

filnt, Cl.

識別記号

厅内整理番号

G 06 F 13/14

G 05 B 15/02 G 06 F 12/02 D-7165-5B

❸公開 昭和61年(1986)10月4日

.

8225-5H C-6711-5B

審査請求 未請求 (全3頁)

図考案の名称

アドレス設定装置

②実 願 昭60-42584

❷出 顧 昭60(1985)3月25日

⑰考案者 高橋

邦男

鎌倉市上町屋730番地 菱電エンジニアリング株式会社鎌

倉事業所内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

砂代 理 人 弁理士 大岩 増雄

外2名

砂実用新案登録請求の範囲

一定周期で操り返すクロックパルスの操り返し 回数を数え、この回数を2進数で表わして出力するカウンタ回路と、このカウンタの出力を入力し 設定するレジスタ回路と、外部から入力される信 号を上記クロックパルスに同期させて出力するフリップフロップ回路とを備え、上記カウンタ回路 の出力をアドレスとして使用することを特徴としたアドレス設定装置。


図面の簡単な説明


第1図はこの考案の一実施例を示すブロック図。第2図はこの考案のアドレス設定装置における各部信号を示すタイムチャート、第3図は従来のアドレス設定装置を示すブロック図、第4図は従来のアドレス設定装置における各部信号を示す

タイムチャートである。

図において1は第1のアドレス設定装置、2は第2のアドレス設定装置、3はクロックパルス、4,5はシフトレジスタ回路、6,7はレジスタ回路、8は直列アドレス信号、9はシフトレジスタ直列出力信号、10,11はシフトレジスタ並列出力信号、12はセット信号、13,14はアドレス、15,16はカウンタ回路、17,18,19,20はフリップフロップ回路、21,22はインバータ、23はリセット信号、24は外部からのイネーブル信号、25,29はフリップコップ出力、27は第1のイネーブル信号、27ル信号である。なお各図中同一符号は同一または相当部分を示す。


第4図







第2図

第1のアドレス設定装置のタイムチャット



第2のアドレス設定装置のタイムチャット





公開実用 昭和6 160556

19日本国特許庁(JP)

①実用新案出願公開

⑫ 公開実用新案公報 (U)

昭61-160556

(i)Int Ci.4

識別記号

庁内整理番号

匈公開 昭和61年(1986)10月4日

G 06 F 13/14 15/02 12/02 G 05 B G 06 F

D - 7165-5B 8225-5H C - 6711-5B

審査請求 未請求 (全 頁)

図考案の名称

アドレス設定装置

卽実 願 昭60-42584

❷出 願 昭60(1985)3月25日

(2)考 案 者 高 橋 邦

鎌倉市上町屋730番地 菱電エンジニアリング株式会社鎌

倉事業所内

迎出 顖 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

が代 理 弁理士 大岩 增雄 外2名 明 細 豊

1. 考案の名称

アドレス設定装置

- 2. 実用新案登録請求の範囲
- 一定周期で操り返すクロックパルスの操り返し回数を数え、この回数を 2 進数で表わして出力するカウンタ回路と、このカウンタの出力を入力し設定するレジスタ回路と、外部から入力される信号を上記クロックパルスに同期させて出力するフリップロ路とを備え、上記カウンタ回路の出力をアドレスとして使用することを特徴としたアドレス設定装置。
 - 3. 考案の詳細な説明

〔産業上の利用分野〕

この考案は複数の被制御装置にアドレスを設定 する場合に必要とされる,アドレス設定装置,特 に誤動作防止に関するものである。

[従来の技術]

第3図は一般的に用いられる従来のアドレス設 定装置の構成を示すプロック図である。図におい



(1)

677

て(1)は第1のアドレス設定装置,(2)は第2のアドレス設定装置であつて,これらのアドレス設定装置であつて,これらのアドレス設定装置(1),及び(2)を構成する回路は直列デイジタル信号をクロツクバルス(3)に同期させて順次シフトささせると共に上記直列デイジタル信号を並列デイジタル信号を並列デイジタに言号を蓄積するレジスタ回路(4)及び(7)である。また第4回は第3回に示された従来のアドレス設定装置における各部信号を示すタイムチャートである。以下図を用いて説明する。

第3図及び第4図において直列デイジタル信号化したアドレス信号(8)(以下直列アドレス信号と称す)を上記第1のアドレス設定装置(1)のシフトレジスタ回路(4)へ入力すると上記クロックパルス(3)に同期して順次シフトされ、この第1のアドレス設定装置(1)から出力される。この直列出力信号(9)は上記第2のアドレス設定装置(2)の上記シフトレジスタ回路(5)へ入力され、上記第1のアドレス設定装置(1)と同様にして、上記第2のアドレス設



公開実用 昭和61-160556

定装置(2)から出力される。このようにして、上記 直列アドレス信号(8)は上記第1のアドレス設定装 置(1)からn番目のアドレス設定装置(n)まで順次進 んで行くととになる。また、上記各アトレス設定 装置(1), (2)の上記シフトレジスタ回路(4), (5)は上 記直列アドレス信号をシフトすると同時に、これ を並列アドレス信号00,00に変換し、順次上記レ ジスタ回路(6)、(7)へ出力する。このように上記ア ドレス設定装置印から入力される上記直列アドレ ス信号(8)が n 番目の上記アドレス設定装置(n)まで 進み終わると、それと同時に1パルスのセット信 号四を上記各アドレス設定装置(1), (2)の上記レジ スタ回路(6)、(7)へ入力する。尚、 n 番目までの他 のアドレス設定装置も同様に動作する。との一連 の操作により、上記シフトレジスタ回路(4)、(5)の 出力端子なから出力された上記並列アドレス信号 00, 00は,上記レジスタ回路(6),(7)のアドレス(13), (4)として設定される。

[考案が解決しようとする問題点]

上記のような従来のアドレス設定装置では上記

(3)

分器

679

クロックパルス(3)や上記セット信号(2)にノイズが 乗つた場合,各回路が誤動作し、期待したアドレス スが設定出来ない。したがつて従来のアドレス設 定装置はノイズが多発する場所での使用が難かし いという問題点があつた。この考案はかかる問題 点を解決するためになされたもので、ある程度ノ イズが発生しても正確なアドレスが設定出来る、 アドレス設定装置を得ることを目的とする。

[問題点を解決するための手段]

この考案に係るアドレス設定装置は, クロックパルスの操り返し回数を数えるカウンタ回路と, このカウンタ時間の制御を行なう信号(以下ネーブル信号と称す)を発生するフリップフロップ回路とを設け, このカウンタ出力をアドレス設定するものである。

(作用)

この考案においては、アドレス信号及び上記イネーブル信号を各アドレス設定装置内で発生させる構成であるため、ノイズによる影響が少なく、 さらにクロックバルスにノイズが重畳した場合で



公開実用 昭和61-160556

もこれを 1 クロックとして各アドレス設定装置が 均等にカウントし、正常なアドレスを設定する。

[実施例]

第1図はこの考案の一実施例を示すプロック図であり、(1)~(3)、(6)、(7)、(13)、(4)は上記従来装置と全く同一のものである。(15)、(16)はクロックバルスを数えるカウンタ回路、(17)、(18)、(19)、(20)は上記イネーブル信号を発生するフリップフロップ回路、(21)、(22)は上記クロックバルスを反転させて負論理クロックバルスを発生するインバータ回路である。

また第 2 図はこの考案のアドレス設定装置にお ける各部信号を示すタイムチャートである。

上記のように構成されたアドレス設定装置において、まずリセット信号のを各アドレス設定装置 に入力する。

このリセット信号はにより各アドレス設定装置の上記カウンタ回路(15)、(16がリセットされ、又、上記フリップフロップ回路(17)、(18)、(19)、(20がセットされる。この初期状態から各アドレス設定装置の上記カウンタ回路がカウントを開始する。この

時上記第1のアドレス設定装置(1)に外部から外部 イネープル信号四を入力すると上記フリップフロ ツフ回路切から上記クロックパルスに同期した信 号四が発生する。さらにこの信号四は次のフリッ プフロップ回路に入力され、上記インバータ回路 ②から出力された上記負論型クロックパルス 図に よつて第1のイネーブル信号のを発生する。との 第1のイネーブル信号のは上記第2のアドレス設 定装置(2)へ出力されると同時に上記第1のアドレ ス設定装置(1)の上記カウンタ回路(15)を制御し、ま た,上記レジスタ回路(6)にも入力される。このカ ウンタ回路(Bは上記第1のイネーブル信号が"H" レベルの時だけカウントする。したがつて上記り セット信号四の入力後から上記第1のイネーブル 信号切が"L"レベルになるまでの間に上記カウ ンタ回路45はカウントを行ない,カウント終了と 同時にカウント出力四が上記レジスタ回路(6)へ設 定され,アドレスとなる。尚,この設定タイミン グは上記第1のイネーブル信号のの立ち下がりに よる。

公開実用 昭 61- 160556

次に、上記のようにして作られた上記第1のイネーブル信号のは上記第2のアドレス設定装置(2)において上記第1のアドレス設定装置(1)と同様な動作により第2のイネーブル信号(1)を発生し、次のアドレス設定装置へ出力される。

したがつて第2図における上記第1のイネーブル信号のと上記第2のイネーブル信号のとの比較で分るように、各イネーブル信号は各アドレス設定装置を通過する毎に1クロックパルス長づつ長くなつてゆく。ゆえに各アドレス設定装置に設定されるアドレスも1つづつ増えて行くことになる。

本考案によるアドレス設定装置は上記のような 回路構成によつて、上記各イネーブル信号と各ア ドレスを各アドレス設定装置内で発生させる。こ のため外部ノイズの影響を受けにくく、又、クロ ツクにノイズが乗つた場合でもそのノイズを1ク ロツクとして正常にカウントし、各アドレス設定 装置は正確なアドレスを設定する。

[考案の効果]

この考案は以上説明したとおり, アドレスをア

(7)

ドレス設定装置内で発生させる構成により, ノイズの影響による誤動作を少なくできる。

4. 図面の簡単な説明

第1図はこの考案の一実施例を示すプロック図。 第2図はこの考案のアドレス設定装置における各部信号を示すタイムチャート,第3図は従来のアドレス設定装置を示すプロック図,第4図は従来のアドレス設定装置における各部信号を示すタイムチャートである。

図において(1)は第1のアドレス設定装置,(2)は第2のアドレス設定装置,(3)はクロックバルス,(4),(5)はシフトレジスタ回路,(6),(7)はレジスタ回路(8)は直列アドレス信号,(9)はシフトレジスタ並列出力信号,(10),(11)はシフトレジスタ並列出力信号,(12)はセット信号,(13),(14)なアドレス,(15),(16)はカウンタ回路,(17),(18),(19),(20)はフリップフロップ回路,(21)、(22)はインバータ,(23)はリセット信号,(20)は外部からのイネープル信号,(20)は外部からのイネープル信号,(20)は外部からのイネープル信号,(20)は外部からのイネープル信号,(20)は外部からのイネープル信号,(20)は外部からのイネープル信号,(20)は外部からのイネープル信号,(20)はカウンタ出力,(20)は第2のイネープル信号,(20)、(31)はカウンタ出力,(20)は第2のイネープ


公開実用 昭和61-160556

ル信号である。

なお各図中同一符号は同一または相当部分を示 す。

代理人 大 岩 增 堆

685




代理人 大 岩 増 雄

686

性關 67 (10) 5 (10)

第 2 図

第1のアドレス設定装置のタイムチャット



23:1七以作号

24:外部体门汇信号


25,29: フリップフロップ出力

27: 第10 体ブル信号

28,31: カウンタ出力


30: 第2の1ネブル信号

第2のアドレス設定装置のタイムチャット




687

代理人 大岩增雄



代理人 大 岩 増 雄 47mm(1) 160 5 5 5

公開実用 昭和●1-160556



図

無

代理人 大 岩 増 雄 (885) (100,556)